Tugas Pendahuluan 1 Modul 3

PERCOBAAN 1 KONDISI 5


1. Kondisi[Kembali]

Modul 3 Percobaan 1 Kondisi 5

Buatlah rangkaian seperti pada percobaan 1, ganti led dengan menggunakn seven segmen.

2. Gambar Rangkaian Simulasi[Kembali]


Gambar rangkaian sebelum disimulasikan


Rangkaian disimulasikan

3. Video Simulasi[Kembali]


4. Prinsip Kerja[Kembali]

Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statemen tertentu yang merupakan aplikasi dari setiap outputnya atau dari clock, nah pada percobaan satu ini kita merangkai rangkaian asinkronus counter yang di mana sinkronus counter itu sendiri merupakan rangkaian counter yang berjalan secara berjalan secara seri, yang dimana input selanjutnya itu dipengaruhi oleh output sebelumnya jadi dia tidak serentak nah contohnya pada flip-flop 1 yang menerima clock outputnya diteruskan menjadi flipflop selanjutnya sehingga dia tidak berjalan secara serentak nah dalam percobaan ini saya mengambil kondisi 15 dan dimana rangkaian percobaan satu ini diganti outputnya dari LED menjadi seven segmen BCD, ketika rangkaian sudah menjadi jalankan bisa kita lihat untuk outputnya semua bernilai 0 sehingga tampil 0 pada 7-segmen, nah ketika Coba kita jalankan, ketika clock aktif dengan kondisi aktif low dengan Q bernilai 0 sebelumnya itu akan bernilai 1 sehingga terjadi kondisi toggle dari 0 menjadi 1, nah output 1 diteruskan menuju flipflop yang kedua, dikarenakan yang dari awalnya 0 terus bernilai 1 sedangkan di flipflop nya menerima aktif low sehingga terjadi tidak perubahan pada output pada Q2. Karena flipflop 3 dengan input tetap maka output q3 bernilai tetap dan begitu juga untuk flipflop empat. Ketika kita coba jalankan kembali, clock di sini aktif maka terjadi lagi toggle yang dari nilai 1 kembali menjadi 0, dan kemudian masuk ke clock karena dia aktif low dia menerima input 0, sehingga flipflop yang kedua jalan yang walnya Q bernilai nol karena dia mengalami toggle sehingga menjadi 1 nah karena outputnya satu diteruskan menuju flip flop selanjutnya pada  flip-flop ketiga bisa dilihat bahwa karena inputnya bernilai 1 dan dia menerima aktif low sehingga pada flip-flop ketiga tidak terjadi perubahan begitupun ketika diteruskan menuju flipflop keempat karena tidak ada perubahan pada flip-flop ketiga maka flipflop keempat juga tidak mengalami perubahan pada outputnya. Bisa kita lihat setiap outputnya itu kita hubungkan dalam 7-segmen BCD, bisa kita terjemahkan dalam 0010 ketika kita terjemahkan dalam BCD hasilnya adalah dua yang sesuai dengan yang ditampilkan dan begitu seterusnya. Ini merupakan rangkaian asinkronus counter up, yang dimana counter up itu perhitungannya dimulai berurutan dari bawah ke atas yaitu dari 0 1 2 3 dan seterusnya. 

5. Download[Kembali]

Download HTML [disini]
Download Simulasi Rangkaian [disini]
Download Video [disini]
Download datasheet 74LS112 [disini]
Download datasheet 7seg BCD [disini]



 

Tidak ada komentar:

Posting Komentar