LAPORAN AKHIR 

Modul 2: Percobaan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian  

5. Video Rangkaian  

6. Analisa  

7. Link Download  

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

  A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

     

            2. Power DC

Gambar 4 Power DC

           3. Switch (SW-SPDT)

Gambar 5 Switch

          4.  Logicprobe atau LED

Gambar 6 Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

         Pada percobaan ini menggunakan IC 74LS112 yang merupakan jenis dari IC J-K Flip Flop.IC jenis ini digunakan sebab T flip-flop merupakan rangkaian flip-flop yang dibuat dengan J-K flip-flop yang kedua inputnya dihubungkan menjadi satu. Pada rangkaian, input berasal dari B0 yang dihubungkan ke kaki R, B1 yang dihubungkan ke kaki S, dan B2 yang dihubungkan ke kaki CLK, sementara outputnya dipresentasikan oleh Q dan Q'. Pada T flip-flop, jika input T-nya aktif dan dipengaruhi oleh CLK maka outputnya akan berubah, namun jika T-nya tidak aktif meskipun dipengaruhi oleh CLK maka outputnya tidak berubah.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

Analisa semua output percobaan yang sudah dilakukan di pada saat praktikum

 

KONDISI 1

Pada kondisi 1, B0=0, B1=1, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana yang aktif adalah R sehingga Q'=1 dan Q=0.

KONDISI 2

Pada kondisi 2, B0=1, B1=0, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana yang aktif adalah S sehingga Q=1 dan Q'=0.

 

KONDISI 3

Pada kondisi 3, B0=0, B1=0, sementara B2=don't care. Pada kondisi ini yang paling berpengaruh adalah S dan R yang bersifat active low atau aktif saat berlogika 0, dimana keduanya aktif pada kondisi ini, sehingga Q dan Q' berlogika 1. Kondisi ini merupakan kondisi terlarang sebab Q dan Q' yang seharusnya berlawanan memiliki logika yang sama.

KONDISI 4

Pada kondisi 4, B0=1, B1=1, sementara B2=CLK. Pada kondisi ini, S dan R yang bersifat active low tidak aktif, sehingga output dipengaruhi oleh T. Karena kaki T diberi input CLK, maka output berubah-ubah atau disebut toggle.

7. Download [Kembali]

Download HTML [disini]

Download Video [disini]

Download datasheet IC 74LS112 (J-K Flip Flop) [disini]

Download datasheet Switch [disini]